Notre projet a porté sur la modélisation des prochaines générations de transistors, celles-là mêmes qui équiperont les futurs supercalculateurs. La dimension caractéristique de ces transistors n’a cessé de décroître depuis 40 ans, passant de 10 micromètres en 1970 à 22 nanomètres (une dimension 500X plus petite) aujourd’hui. Elle pourrait même atteindre 10 nm d’ici à 2020. Cette évolution a permis d’intégrer toujours plus de transistors dans un même processeur, et ainsi d’augmenter ses performances et ses fonctionnalités. Toutefois, ces transistors sont devenus de plus en plus complexes, avec notamment l’introduction de nouveau matériaux (oxydes d’Hafnium…) et de nouvelles architectures de dispositifs. En particulier, la physique du nanomètre ne relève plus de la mécanique classique que nous connaissons à notre échelle, mais de la mécanique quantique, beaucoup moins intuitive. Les corrections quantiques, même si elles ne révolutionnent pas le fonctionnement des dispositifs, sont de plus en plus importantes à mesure que leurs dimensions sont réduites, et compliquent leur design et l’analyse quantitative de leurs performances.

Image d’un transistor et modèle « TCAD » (Technology Computer-Aided Design). Le courant circule au travers du film de silicium. Il est contrôlé par la grille qui attire ou repousse les électrons dans le film. Une deuxième électrode en face arrière permet d’ajuster la consommation électrique et d’optimiser les performances des transistors en fonction de l’activité du processeur.

Le Challenge

L’équipe du CEA Grenoble a donc entrepris de développer un code de simulation quantique, TB_Sim, capable de modéliser ces transistors afin d’en comprendre les forces et les faiblesses et d’en optimiser les performances. La résolution des équations de la mécanique quantique étant très coûteuse, le code a été conçu pour tirer le meilleur parti des infrastructures de calcul intensif, en exploitant toutes les formes de parallélisation : MPI (communications entre processus distincts), multithreading (mémoire partagée) et accélération GPU. Il a d’ailleurs reçu le troisième prix au concours Bull-Fourier 2012 pour ses performances sur les machines hybrides (CPU + GPU). Dans ce domaine, il existe peu d’outils aussi avancés de par le monde.

Courant calculé dans un transistor en fonction de la tension appliquée sur la grille. Le transistor fonctionne comme un interrupteur. A basse tension de grille il est bloqué ; à tension de grille plus élevée il est passant.

Les résultats

Cette année, l’équipe a modélisé les transistors à films fins tels que ceux réalisés par STMicroelectronics, avec qui nous collaborons sur cette thématique. Dans ces transistors, le courant électrique circule dans un film de silicium de 5 à 10 nm d’épaisseur. Une électrode de “grille” déposée sur le film permet d’y attirer ou d’en repousser les électrons et ainsi de contrôler le courant. Le transistor peut être ouvert (le courant passe) ou fermé (le courant ne passe plus) en fonction de la tension appliquée sur la grille, à la manière d’un robinet commandé électriquement. C’est ainsi que sont implémentés les bits 0 et 1 sur un processeur, et toute la logique qui permet de les manipuler. Grâce à une deuxième électrode située à l’arrière du film, les architectures innovantes de STMicroelectronics permettent d’ajuster la consommation électrique des transistors en fonction de l’activité du processeur tout en augmentant leurs performances dynamiques.

Le voyage des électrons au travers du film de silicium n’est toutefois pas de tout repos. Ils “rebondissent” sans cesse sur les aspérités du film (qui n’est pas lisse à cette échelle), sur les charges piégées ici ou là qui les repoussent, ou encore sur les atomes du film qui vibrent autour de leur position d’équilibre. Ces perturbations limitent la vitesse des électrons et donc le courant qui peut traverser le transistor. C’est toute cette physique que nous avons cherché à analyser en détail à l’aide de TB_Sim. Nous avons ainsi pu mettre en évidence les effets quantiques recherchés sur le mouvement des électrons, et quantifié l’impact de chaque mécanisme limitant, beaucoup plus précisément qu’avec des méthodes classiques de la microélectronique. Nous pensons même avoir identifié de nouveaux mécanismes limitants jamais analysés jusqu’ici !

Le film de silicium tel qu’il est simulé. Il est encapsulé dans un oxyde qui l’isole de la grille. Celle-ci attire ou repousse les électrons du film et contrôle le courant dans le transistor. La concentration d’électrons dans le dispositif est représentée pour Vg ~ 1V. Les interfaces entre les différents matériaux sont rugueuses, ce qui limite le courant.

Les perspectives

Ces calculs, démarrés dans le cadre d’un Méso-Challenge à Grenoble, se poursuivent désormais au TGCC à Paris dans le cadre des campagnes de calcul nationales (GENCI) et européennes (PRACE). Ils devraient permettre de mieux cerner les opportunités présentées par les différentes architectures retenues pour les prochaines générations de transistors.

Yann-Michel Niquet
CEA Grenoble, INAC/SP2M/L_Sim.

[Cet article fait partie du dossier Journée Meso-Challenges 2013 : le compte-rendu !]