Est-ce un tournant sur la route de l’exascale ? L’Hybrid Memory Cube Consortium (HMCC), qui compte plus d’une centaine de membres, vient d’annoncer l’adoption d’un standard global qui devrait déboucher sur “une solution mémoire très attendue, en rupture forte avec les technologies d’aujourd’hui”. Pour Robert Feurle, VP de Micron, il s’agit ni plus ni moins de “la fin du Memory Wall” [terme désignant la faible progression des performances mémoire par rapport aux performances processeurs – Ndlr].

Il aura donc fallu moins d’une année et demie pour que cette spécification finale voie le jour. On devrait assez rapidement en trouver les premières “incarnations” dans une large variété de produits, des téléphones mobiles aux interfaces réseau 100G et 400G, en passant bien sûr par les nœuds et accélérateurs HPC. L’idée générale est de maximiser les performances des puces DRAM les plus évoluées aujourd’hui, puis d’étendre l’initiative à l’amélioration des interfaces de communication.

Des mémoire disposées les unes sur les autres sont déjà disponibles, mais il ne s’agit que d’un empilement mécanique. La vraie révolution, c’est l’interconnexion des modules à travers le silicone, de préférence jusqu’au processeur qui leur est associé. Selon les premières implémentations prototypes, le gain en performances devrait avoisiner 15X par rapport à ce qui se fait de plus rapide aujourd’hui, avec une économie d’énergie d’environ 70 % et une réduction de l’occupation d’espace de plus de 90 %. On attend ça avec impatience !