Il faut nous préparer à la fin de la loi de Moore. A quel horizon ? C’est toute la question. Robert Colwell, responsable des architectures processeur d’Intel entre 1990 et 2001, estime qu’à partir de 2020, l’industrie ne pourra plus tenir le rythme du doublement du nombre des transistors tous les dix-huit mois. C’est pourquoi la recherche explore des voies radicalement nouvelles. Une équipe de Stanford vient ainsi d’annoncer avoir réalisé le premier processeur à base de nanotubes de carbone (CNT – cf. notre illustration ci-dessus). Dirigée par les Prs. Subhasish Mitra et Philip Wong, elle voit dans ce matériau un successeur possible au silicium. Sur le papier, ce premier CPU CNT ne pèse pas bien lourd : avec seulement 178 transistors, il est loin de rivaliser avec l’Intel 4004 de 1969 et ses 2 300 transistors. Mais, chaque transistor étant constitué de 10 à 200 nanotubes, les bases sont jetées… Plus rapide, moins gourmande en énergie et surtout extrêmement compacte, cette technologie promet beaucoup. En octobre dernier déjà, IBM était parvenu à produire une puce de plus de 10 000 nanotubes. Un PoC non opérationnel, dont le but était de valider que les process industriels utilisés étaient susceptibles de produire de tels composants. Les verrous qui freinent encore la réalisation d’un CPU CNT opérationnel sont donc en train de sauter les uns après les autres.

Bien sûr, d’autres voies sont en cours d’exploration. Outre les avancées que nous vous rapportions récemment dans le domaine de l’optoélectronique, l’IARPA (Intelligence Advanced Research Projects Activity), entité dépendant des services secrets américains, vient pour sa part de lancer un programme de recherche appliquée visant à créer le premier calculateur cryogénique, c’est-à-dire s’appuyant sur des matériaux supraconducteurs. Objectif : la réalisation d’un chaîne complète de composants capables de succéder au CMOS lorsque celui-ci sera en fin de développement. L’électronique en supraconduction a ceci d’intéressant qu’elle s’appuie sur l’effet Josephson, grâce auquel les temps de basculement des transistors sont considérablement réduits (de l’ordre de la picoseconde) pour une énergie consommée très faible (de 10 à 19 joules par basculement). On parle donc ici de composants cadencés à plusieurs centaines de GHz. Ce faisant, l’IARPA place la barre assez haut : elle prédit une consommation globale de 25kW pour un calculateur de 1 Pflops – 200kW pour 100 Pflops – refroidissement inclus.

Résumé des objectifs techniques du système HPC cryogénique commissionné par l’IARPA. Ambitieux programme, surtout si l’on considère que l’horizon visé est 2018…

Baptisée Cryogenic Computing Complexity (C3), cette initiative a une durée prévue de cinq années. Sur les trois premières, la phase I se consacre au développement des technologies de base et à l’assemblage d’un premier démonstrateur. C’est évidemment la phase essentielle car elle ambitionne la création de mémoires et de sous-systèmes IT cryogéniques opérationnels. Si tout se passe bien, la phase II, d’une durée de deux ans, verra la mise au point du premier calculateur supraconducteur et donc la validation des performances attendues en calcul et en efficacité électrique. La relève du CMOS est-elle assurée ? Rendez-vous en 2018.

[Cet article fait partie du dossier Efficacité énergétique : Le St Graal du calcul intensif]